Featured image for the Computer Practice Set (1) for the UPSSSC Lower PCS exam. It includes 15 important daily questions based on the previous year's questions (PYQs) in both Hindi and English. It covers key topics such as Computer Hardware, Computer Architecture, and Data & Information Processing.

नमस्कार दोस्तों! RojgarBytes में आपका स्वागत है। यदि आप UPSSSC Lower PCS और आगामी UPSSSC Exams की तैयारी कर रहे हैं, तो कंप्यूटर सेक्शन (computer section) में अच्छे अंक प्राप्त करना सफलता के लिए बेहद आवश्यक है। आपकी इसी तैयारी को और भी धारदार बनाने के लिए, हमने पिछले वर्षों के प्रश्नों (PYQs) के गहन विश्लेषण (thorough analysis) के आधार पर एक उच्च गुणवत्ता (high-quality) वाला कंप्यूटर प्रैक्टिस सेट 02 तैयार किया है।

इस प्रैक्टिस सेट में निम्नलिखित टॉपिक्स पर आधारित कुल 15 महत्वपूर्ण प्रश्न शामिल किए गए हैं

कंप्यूटर हार्डवेयर (Computer Hardware)
कंप्यूटर आर्किटेक्चर (Computer Architecture)
डेटा और सूचना प्रसंस्करण (Data and Information Processing)

यह सेट बिल्कुल वास्तविक परीक्षा के प्रश्न पत्र के माहौल को ध्यान में रखकर बनाया गया है। UPSSSC के नवीनतम पैटर्न के अनुसार, हर प्रश्न के लिए 5 विकल्प दिए गए हैं और यह पूरी तरह से द्विभाषी (bilingual) है। इस प्रैक्टिस सेट की सबसे बड़ी विशेषता इसकी विस्तृत व्याख्या (detailed explanations) है, जो आपके कॉन्सेप्ट्स को पूरी तरह से स्पष्ट कर देगी।

📌 महत्वपूर्ण सूचना एवं समय-सारणी (Important Notice & Schedule)

UPSSSC Lower PCS और आगामी परीक्षाओं के संपूर्ण Computer Syllabus को कवर करने के लिए हमने कुल 18 Practice Sets का एक विशेष प्लान तैयार किया है।

शुरुआत और समापन (Schedule): यह प्रैक्टिस सेट सीरीज 3 अगस्त से शुरू हो चुकी है और 20 अगस्त तक नियमित रूप से चलेगी।
लक्ष्य (Goal): चूंकि आपका UPSSSC Lower PCS का एग्जाम 23 अगस्त को होना तय है, इसलिए हम 20 अगस्त तक पूरा सिलेबस समाप्त कर देंगे। इससे आपको परीक्षा से ठीक पहले 2-3 दिन खुद से अंतिम रिवीजन करने का पर्याप्त समय मिल जाएगा।

अपनी तैयारी को मजबूत करने के लिए प्रतिदिन इस सीरीज (series) से जरूर जुड़ें!

प्रैक्टिस सेट ही क्यों? (Why a practice set?) अक्सर छात्र प्रैक्टिस सेट और मॉक टेस्ट (mock tests) के बीच भ्रमित हो जाते हैं। याद रखें, प्रैक्टिस सेट का मुख्य उद्देश्य सीखना और पुनरावृत्ति (learning and revision) करना होता है, जबकि मॉक टेस्ट समय प्रबंधन (time management) और नकारात्मक अंकन (negative marking) के दबाव (pressure) को झेलना सिखाते हैं। यदि आप प्रभावी ढंग से अभ्यास (effective practice) करते हैं और आपकी वैचारिक समझ (conceptual understanding) स्पष्ट है, तो आप परीक्षा में महज कुछ ही सेकंड में सही उत्तर चुन सकते हैं।

Q1||कंप्यूटर आर्किटेक्चर (Computer Architecture) में उस विशेष रजिस्टर को क्या कहा जाता है, जो मेमोरी से निष्पादित (Execute) होने वाले अगले निर्देश के पते (Memory Address) को संभालकर रखता है?||निर्देश रजिस्टर (Instruction Register)|प्रोग्राम काउंटर (Program Counter)|मेमोरी डेटा रजिस्टर (Memory Data Register)|संचायक (Accumulator)|इनमें से कोई नहीं||B||

कंप्यूटर के सेंट्रल प्रोसेसिंग यूनिट (CPU) में प्रोग्राम काउंटर (Program Counter - PC) एक अत्यंत महत्वपूर्ण नियंत्रण रजिस्टर (Control Register) है। इसका मुख्य कार्य अगले निष्पादित होने वाले निर्देश (Next Instruction) के मेमोरी एड्रेस को स्टोर करके रखना होता है।

प्रोग्राम काउंटर (Program Counter): जैसे ही वर्तमान निर्देश फेच (Fetch) हो जाता है, प्रोग्राम काउंटर का मान स्वचालित रूप से स्वतः ही बढ़ (Increment) जाता है ताकि यह अगले निर्देश की ओर इशारा कर सके।
निर्देश रजिस्टर (Instruction Register - IR): यह वर्तमान में निष्पादित हो रहे निर्देश (Current Instruction) को होल्ड करके रखता है, न कि अगले आने वाले निर्देश के पते को।
मेमोरी डेटा रजिस्टर (Memory Data Register - MDR): यह मेमोरी से पढ़े गए या मेमोरी में लिखे जाने वाले डेटा को अस्थायी रूप से स्टोर करता है।
संचायक (Accumulator): यह एरिथमेटिक लॉजिक यूनिट (ALU) द्वारा किए गए अंतिम गणना परिणामों को अस्थायी रूप से संग्रहीत करता है।

अतः विकल्प B सही उत्तर है।

||Moderate Q2||डिजिटल डेटा प्रसंस्करण (Data Processing) में, 8-बिट निरूपण (8-bit Representation) का उपयोग करते हुए ऋणात्मक दशमलव संख्या -5 का 2's पूरक (2's Complement) मान क्या होगा?||11111011|11111010|00000101|11111100|इनमें से कोई नहीं||A||

कंप्यूटर में ऋणात्मक बाइनरी संख्याओं को निरूपित करने के लिए 2's पूरक (2's Complement) विधि का व्यापक रूप से उपयोग किया जाता है। -5 का 2's पूरक मान ज्ञात करने की चरणबद्ध प्रक्रिया निम्नलिखित है:

धनात्मक संख्या (+5) का बाइनरी रूप: 8-बिट में +5 को 00000101 लिखा जाता है।
1's पूरक (1's Complement) ज्ञात करना: सभी 0 को 1 और 1 को 0 में बदलें: 00000101 का 1's पूरक = 11111010
2's पूरक (2's Complement) ज्ञात करना: 1's पूरक के परिणाम में 1 जोड़ें: 11111010 + 1 = 11111011

चरण	मान	विवरण
+5 (बाइनरी)	00000101	मूल 8-बिट संख्या
1's पूरक	11111010	बिट्स को पलटना
2's पूरक (-5)	11111011	1 जोड़ने पर प्राप्त उत्तर

विकल्प 2 (11111010) केवल 1's पूरक को दर्शाता है, जबकि विकल्प 3 (00000101) +5 का धनात्मक मान है। अतः विकल्प A सही उत्तर है।

||Moderate Q3||कंप्यूटर द्वारा डेटा और सूचना प्रसंस्करण के दौरान यदि इनपुट के रूप में गलत या अमान्य डेटा प्रविष्ट किया जाता है, तो आउटपुट भी अमान्य ही प्राप्त होता है। इस सिद्धांत को तकनीकी शब्दावली में क्या कहा जाता है?||फर्स्ट इन फर्स्ट आउट (First In First Out)|लास्ट इन फर्स्ट आउट (Last In First Out)|सीरियल इनपुट पैरेलल आउटपुट (Serial Input Parallel Output)|डायरेक्ट डेटा प्रोसेसिंग (Direct Data Processing)|इनमें से कोई नहीं||E||

कंप्यूटर विज्ञान में इस सिद्धांत को GIGO यानी "गार्बेज इन, गार्बेज आउट" (Garbage In, Garbage Out) कहा जाता है। यह सिद्धांत यह दर्शाता है कि कंप्यूटर स्वयं से सही या गलत का निर्णय नहीं ले सकता; यदि इसे दिया गया इनपुट डेटा अशुद्ध या गलत होगा, तो प्रसंस्करण के बाद प्राप्त परिणाम (सूचना) भी अशुद्ध ही होगा।

अन्य विकल्पों का विश्लेषण:

फर्स्ट इन फर्स्ट आउट (FIFO): यह क्यू (Queue) डेटा संरचना का एक सिद्धांत है।
लास्ट इन फर्स्ट आउट (LIFO): यह स्टैक (Stack) डेटा संरचना का सिद्धांत है।
सीरियल इनपुट पैरेलल आउटपुट (SIPO): यह डिजिटल इलेक्ट्रॉनिक्स में प्रयुक्त शिफ्ट रजिस्टर का एक प्रकार है।

चूँकि सही उत्तर "GIGO (गार्बेज इन, गार्बेज आउट)" दिए गए विकल्पों 1 से 4 में शामिल नहीं है, इसलिए सही उत्तर विकल्प E (इनमें से कोई नहीं) है।

||Easy Q4||कंप्यूटर आर्किटेक्चर में प्रसिद्ध "वॉन न्यूमैन बाधा" (Von Neumann Bottleneck) का मुख्य कारण निम्नलिखित में से क्या है?||सीपीयू (CPU) में अर्थमैटिक लॉजिक यूनिट (ALU) और कंट्रोल यूनिट का एक साथ काम न कर पाना।|सीपीयू (CPU) और मुख्य मेमोरी के बीच डेटा और निर्देशों के आदान-प्रदान के लिए एक ही साझा बस (Shared Bus) का होना।|इन्स्ट्रक्शन डिकोडर द्वारा जटिल निर्देशों को डिकोड करने में अत्यधिक समय लेना।|प्राथमिक मेमोरी (Primary Memory) की गति का रजिस्टर (Register) की गति से अधिक होना।|इनमें से कोई नहीं||B||

वॉन न्यूमैन आर्किटेक्चर (Von Neumann Architecture) पर आधारित कंप्यूटरों में सीपीयू (CPU) और मेमोरी (RAM) के बीच डेटा तथा निर्देश दोनों को स्थानांतरित करने के लिए एक ही साझा डेटा बस (Shared System Bus) का उपयोग किया जाता है।

इस साझा बस संरचना के कारण सीपीयू एक ही समय में या तो निर्देश पढ़ सकता है या डेटा पढ़/लिख सकता है। चूंकि आधुनिक सीपीयू की प्रोसेसिंग गति मेमोरी के बस ट्रांसमिशन गति की तुलना में बहुत तेज होती है, इसलिए सीपीयू को डेटा का इंतजार करना पड़ता है। इस गति के अंतर और साझा बस की सीमा को ही "वॉन न्यूमैन बॉटलनेक" (Von Neumann Bottleneck) कहा जाता है।

आर्किटेक्चर प्रकार	बस संरचना	वॉन न्यूमैन बॉटलनेक की स्थिति
वॉन न्यूमैन आर्किटेक्चर	डेटा व निर्देश हेतु एक साझा बस	बॉटलनेक की समस्या विद्यमान रहती है
हार्वर्ड आर्किटेक्चर	डेटा व निर्देश हेतु पृथक (Separate) बसें	बॉटलनेक की समस्या काफी कम होती है

अतः विकल्प B सही उत्तर है।

||Hard Q5||भारतीय भाषाओं के वर्णों और लिपि को कंप्यूटर प्रणालियों में एनकोड करने के लिए भारतीय मानक ब्यूरो (BIS) द्वारा विकसित 'ISCII' मानक कितने बिट का कोड निरूपण (Code Representation) उपयोग करता है?||7-बिट|8-बिट|16-बिट|32-बिट|इनमें से कोई नहीं||B||

ISCII का पूर्ण रूप 'इंडियन स्क्रिप्ट कोड फॉर इंफॉर्मेशन इंटरचेंज' (Indian Script Code for Information Interchange) है। इसे 1991 में भारतीय मानक ब्यूरो (BIS) द्वारा भारतीय भाषाओं (जैसे हिंदी, तमिल, तेलुगु, पंजाबी आदि) के वर्णों को कंप्यूटर में संसाधित करने के लिए विकसित किया गया था।

8-बिट कोड: ISCII एक 8-बिट एनकोडिंग मानक है, जो कुल 2⁸ = 256 वर्णों को निरूपित कर सकता है।
ASCII के साथ अनुकूलता: इसके शुरुआती 128 कोड (0 से 127) मानक ASCII वर्णों के लिए सुरक्षित रखे गए हैं, जबकि ऊपरी 128 कोड (128 से 255) का उपयोग भारतीय भाषाओं के अक्षरों और मात्राओं के लिए किया जाता है।
16-बिट/32-बिट निरूपण: यूनिकोड (Unicode - UTF-16 या UTF-32) में 16 या 32 बिट्स का उपयोग किया जाता है, जबकि ASCII मूल रूप से 7-बिट कोड प्रणाली है।

अतः विकल्प B सही उत्तर है।

||Moderate Q6||कंप्यूटर हार्डवेयर में सेंट्रल प्रोसेसिंग यूनिट (CPU) के आंतरिक क्लॉक की गति (Clock Speed), जो प्रति सेकंड होने वाले पल्स चक्रों की संख्या को दर्शाती है, को आमतौर पर किस इकाई में मापा जाता है?||बिट्स प्रति सेकंड (Bits per second)|फ्लॉप्स (FLOPS)|नैनोसेकंड (Nanoseconds)|बाइट्स प्रति सेकंड (Bytes per second)|इनमें से कोई नहीं||E||

सीपीयू (CPU) की क्लॉक स्पीड को गीगाहर्ट्ज़ (GHz) या मेगाहर्ट्ज़ (MHz) में मापा जाता है। क्लॉक स्पीड यह दर्शाती है कि सीपीयू प्रति सेकंड कितने क्लॉक साइकिल (Clock Cycles) या निर्देश चक्र पूरे कर सकता है (उदा. 1 GHz = 1 अरब चक्र प्रति सेकंड)।

गलत विकल्पों की व्याख्या:

बिट्स/बाइट्स प्रति सेकंड: यह डेटा संचरण दर (Data Transfer Rate / Bandwidth) को मापने की इकाई है।
फ्लॉप्स (FLOPS - Floating Point Operations Per Second): इसका उपयोग सुपरकंप्यूटर की कार्य-निष्पादन क्षमता (Processing Performance) को मापने के लिए किया जाता है।
नैनोसेकंड: यह मेमोरी एक्सेस टाइम या विलंबता (Latency) की समय इकाई है।

चूँकि सही उत्तर "गीगाहर्ट्ज़ (GHz) / मेगाहर्ट्ज़ (MHz)" विकल्पों 1 से 4 में शामिल नहीं है, अतः सही उत्तर विकल्प E (इनमें से कोई नहीं) है।

||Easy Q7||'RISC' (रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर) आर्किटेक्चर की विशेषताओं के संदर्भ में निम्नलिखित कथनों पर विचार कीजिए:

इसमें इंस्ट्रक्शन सेट छोटा, सरल और सुव्यवस्थित होता है, जिससे अधिकांश निर्देश एक ही क्लॉक साइकिल में निष्पादित हो जाते हैं।
इसमें जटिल और अत्यधिक संख्या में एड्रेसिंग मोड (Addressing Modes) उपलब्ध होते हैं।
इसमें सामान्य प्रयोजन रजिस्टरों (General Purpose Registers) की संख्या अधिक होती है और हार्डवायर्ड नियंत्रण इकाई (Hardwired Control Unit) का प्रयोग किया जाता है।

उपर्युक्त में से कौन-सा/से कथन सत्य है/हैं?||केवल I और II|केवल II और III|केवल I और III|I, II और III|इनमें से कोई नहीं||C||

प्रोसेसर आर्किटेक्चर को मुख्य रूप से दो भागों में बांटा जाता है: RISC और CISC।

कथन I सत्य है: RISC (Reduced Instruction Set Computer) में निर्देशों का आकार छोटा व नियत होता है, जिससे पाइपलाइनिंग सरल हो जाती है और अधिकांश निर्देश 1 क्लॉक साइकिल में पूरे होते हैं।
कथन II असत्य है: RISC में एड्रेसिंग मोड की संख्या कम और सरल होती है (केवल लोड/स्टोर आर्किटेक्चर)। अत्यधिक और जटिल एड्रेसिंग मोड CISC (Complex Instruction Set Computer) की विशेषता हैं।
कथन III सत्य है: RISC प्रोसेसरों में रजिस्टरों की संख्या अधिक होती है ताकि मेमोरी एक्सेस कम से कम हो, और गति तीव्र करने के लिए माइक्रोप्रोग्राम्ड के बजाय हार्डवायर्ड कंट्रोल यूनिट (Hardwired Control Unit) का उपयोग होता है।

विशेषता	RISC	CISC
निर्देश निष्पादन समय	प्रायः 1 क्लॉक साइकिल	बहु-क्लॉक साइकिल (Multiple Cycles)
एड्रेसिंग मोड	कम व सरल	अधिक व जटिल
कंट्रोल यूनिट	हार्डवायर्ड (Hardwired)	माइक्रोप्रोग्राम्ड (Microprogrammed)

अतः सही उत्तर विकल्प C (केवल I और III) है。

||Hard Q8||सेंट्रल प्रोसेसिंग यूनिट (CPU) की कार्यक्षमता बढ़ाने के लिए प्रयुक्त 'पाइपलाइनिंग' (Pipelining) तकनीक के दौरान 'डेटा हैज़र्ड' (Data Hazard) की स्थिति निम्नलिखित में से किस कारण से उत्पन्न होती है?||जब दो या दो से अधिक निर्देश एक ही भौतिक हार्डवेयर संसाधन का एक साथ उपयोग करना चाहते हैं।|जब कोई निर्देश ऐसे डेटा पर निर्भर करता है जो उससे ठीक पहले वाले निर्देश द्वारा अभी तक प्रोसेस या अपडेट नहीं किया गया है।|जब प्रोग्राम में ब्रांचिंग (Branch) या जंप (Jump) निर्देशों के कारण निर्देशों का क्रम अचानक बदल जाता है।|जब सीपीयू की आंतरिक क्लॉक आवृत्ति (Clock Frequency) अचानक घट जाती है।|इनमें से कोई नहीं||B||

पाइपलाइनिंग (Pipelining) एक ऐसी तकनीक है जिसमें एक निर्देश के पूरे होने का इंतजार किए बिना अगले निर्देशों का निष्पादन शुरू कर दिया जाता है। इस दौरान जब एक निर्देश का आउटपुट अगले निर्देश का इनपुट होता है, और पहला निर्देश अभी पूरा नहीं हुआ होता, तो डेटा हैज़र्ड (Data Hazard) की स्थिति बनती है। इसे 'डेटा डिपेंडेंसी' (Data Dependency) भी कहते हैं।

पाइपलाइनिंग में तीन मुख्य प्रकार के हैज़र्ड (Pipeline Hazards) होते हैं:

डेटा हैज़र्ड (Data Hazard): यह तब होता है जब कोई निर्देश ऐसे डेटा का उपयोग करने का प्रयास करता है जो पाइपलाइन में उससे आगे चल रहे निर्देश द्वारा अभी तक लिखा (Write) नहीं गया है (उदा. RAW - Read After Write)।
स्ट्रक्चरल हैज़र्ड (Structural Hazard): यह तब होता है जब दो अलग-अलग निर्देश एक ही समय में एक ही हार्डवेयर संसाधन (जैसे एक ही बस या ALU) का उपयोग करना चाहते हैं।
कंट्रोल या ब्रांच हैज़र्ड (Control Hazard): यह कंडीशनल जंप या ब्रांच निर्देशों के कारण होता है जहाँ सीपीयू को अगले सही निर्देश के पते का ज्ञान नहीं होता।

अतः विकल्प B सही उत्तर है।

||Hard Q9||कंप्यूटर आर्किटेक्चर और डेटा प्रोसेसिंग में वास्तविक या दशमलव वाली संख्याओं (Floating Point Numbers) को निरूपित करने के लिए प्रयुक्त मानक 'IEEE 754 सिंगल प्रिसिजन' (Single Precision) प्रारूप में कुल कितने बिट्स का उपयोग किया जाता है तथा उनका आंतरिक विभाजन क्या है?||32 बिट्स (1 बिट साइन, 8 बिट्स एक्सपोनेंट, 23 बिट्स मैन्टिसा)|64 बिट्स (1 बिट साइन, 11 बिट्स एक्सपोनेंट, 52 बिट्स मैन्टिसा)|16 बिट्स (1 बिट साइन, 5 बिट्स एक्सपोनेंट, 10 बिट्स मैन्टिसा)|128 बिट्स (1 बिट साइन, 15 बिट्स एक्सपोनेंट, 112 बिट्स मैन्टिसा)|इनमें से कोई नहीं||A||

IEEE 754 मानक कंप्यूटर प्रणाली में फ़्लोटिंग पॉइंट संख्याओं (अंश या दशमलव वाली संख्याएँ) को स्टोर और प्रोसेस करने का सबसे व्यापक मानक है। इस मानक में दो मुख्य प्रारूप होते हैं:

सिंगल प्रिसिजन (Single Precision - 32 Bit): इसमें कुल 32 बिट्स होते हैं:
- साइन बिट (Sign bit): 1 बिट (0 धनात्मक के लिए, 1 ऋणात्मक के लिए)।
- एक्सपोनेंट (Exponent): 8 बिट्स (यह संख्या के परिमाण/घातांक को दर्शाता है, जिसमें 127 का बायस जोड़ा जाता है)।
- मैन्टिसा/फ्रैक्शन (Mantissa/Fraction): 23 बिट्स (यह संख्या के सटीक अंकों को निरूपित करता है)।
डबल प्रिसिजन (Double Precision - 64 Bit): इसमें कुल 64 बिट्स होते हैं (1 बिट साइन, 11 बिट्स एक्सपोनेंट, और 52 बिट्स मैन्टिसा)।
हाफ प्रिसिजन (Half Precision): यह 16-बिट का होता है जिसका प्रयोग एआई (AI) मॉडल में किया जाता है।

अतः विकल्प A सही उत्तर है।

||Moderate Q10||आधुनिक कंप्यूटर के मदरबोर्ड पर विभिन्न उच्च-गति घटकों के बीच डेटा संचार हेतु प्रयुक्त 'PCIe' (पेरिफेरल कंपोनेंट इंटरकनेक्ट एक्सप्रेस) आर्किटेक्चर के संदर्भ में 'PCIe x16' पद का क्या अर्थ है?||इस बस की क्लॉक आवृत्ति मूल बस से 16 गुना अधिक है।|यह एक समय में केवल 16 बाइट डेटा ही ट्रांसफर कर सकती है।|इसमें डेटा के आदान-प्रदान हेतु 16 समर्पित पॉइंट-टू-पॉइंट सिग्नलिंग लेन (Direct Lanes) होती हैं।|यह एक साथ मदरबोर्ड पर 16 अलग-अलग डिवाइसों को जोड़ सकती है।|इनमें से कोई नहीं||C||

PCIe (Peripheral Component Interconnect Express) एक उच्च-गति वाला सीरियल एक्सपेंशन बस मानक है जो पुराने पैरेलल PCI बस का स्थान लेता है। PCIe बस में डेटा का स्थानांतरण 'लेन' (Lanes) के माध्यम से होता है।

PCIe Lanes का अर्थ: एक PCIe लेन में दो सिग्नल जोड़े (4 तार) होते हैं—एक डेटा भेजने के लिए और एक प्राप्त करने के लिए (Full-Duplex Serial Communication)।
PCIe x16 निरूपण: 'x16' का तात्पर्य है कि इस स्लॉट में 16 स्वतंत्र डेटा लेन (16 Lanes) उपलब्ध हैं। यह x1, x4, या x8 की तुलना में 16 गुना अधिक बैंडविड्थ (Bandwidth) प्रदान करता है।
उपयोग: उच्च बैंडविड्थ आवश्यकता के कारण 'PCIe x16' स्लॉट का उपयोग मुख्य रूप से समर्पित ग्राफिक्स कार्ड (Graphics Cards / GPU) को मदरबोर्ड से जोड़ने के लिए किया जाता है।

अतः विकल्प C सही उत्तर है।

||Moderate Q11||डेटा निरूपण में प्रयुक्त मानक 7-बिट 'ASCII' (अमेरिकन स्टैंडर्ड कोड फॉर इंफॉर्मेशन इंटरचेंज) एनकोडिंग प्रणाली द्वारा अधिकतम कितने अद्वितीय (Unique) कैरेक्टर्स को कोडित किया जा सकता है?||128 वर्ण|256 वर्ण|64 वर्ण|512 वर्ण|इनमें से कोई नहीं||A||

ASCII (American Standard Code for Information Interchange) कंप्यूटर में अक्षरों, संख्याओं और प्रतीकों को बाइनरी कोड में बदलने का एक सुप्रसिद्ध मानक है, जिसे बॉब बेमर द्वारा 1963 में विकसित किया गया था।

7-बिट प्रणाली की क्षमता: मूल ASCII कोड 7-बिट का होता है। बाइनरी गणना के अनुसार, 7 बिट्स से बनने वाले कुल संयोजनों (Combinations) की संख्या 2⁷ = 128 होती है।
वर्णों का विवरण: इसमें 0 से 127 तक के मान होते हैं:
- 0 से 31 तथा 127: नॉन-प्रिंटिंग कंट्रोल कैरेक्टर्स (जैसे: Enter, Tab, Backspace)।
- 32 से 126: प्रिंट होने योग्य कैरेक्टर्स (अंग्रेजी के छोटे-बड़े अक्षर A-Z, a-z, अंक 0-9 और विशेष प्रतीक जैसे @, #, $ आदि)।
विस्तारित ASCII (Extended ASCII): यह 8-बिट का होता है जिसमें 2⁸ = 256 वर्ण (0 से 255) निरूपित किए जा सकते हैं।

अतः विकल्प A सही उत्तर है।

||Moderate Q12||सेंट्रल प्रोसेसिंग यूनिट (CPU) के भीतर वह कौन-सा प्राथमिक घटक है जो सभी कंप्यूटर ऑपरेशनों को निर्देशित और समन्वित करता है, निर्देशों को डिकोड करता है तथा अन्य घटकों को टाइमिंग सिग्नल भेजता है?||एरिथमेटिक लॉजिक यूनिट (ALU)|मेमोरी एड्रेस रजिस्टर (MAR)|फ्लोटिंग पॉइंट यूनिट (FPU)|शिफ्ट रजिस्टर (Shift Register)|इनमें से कोई नहीं||E||

कंप्यूटर के सीपीयू (CPU) के भीतर इस कार्य को कंट्रोल यूनिट (Control Unit - CU) द्वारा निष्पादित किया जाता है। कंट्रोल यूनिट को अक्सर कंप्यूटर का "नाडी तंत्र" (Nerve Center) या "मैनेजर" कहा जाता है।

कंट्रोल यूनिट के मुख्य कार्य निम्नलिखित हैं:

मेमोरी से निर्देशों को फेच (Fetch) करना और उन्हें डिकोड (Decode) करना।
ALU, रजिस्टरों और इनपुट/आउटपुट सिस्टम को नियंत्रित करने के लिए क्लॉक पल्स के आधार पर कंट्रोल व टाइमिंग सिग्नल (Timing Signals) उत्पन्न करना।
यह स्वयं कोई गणितीय या तार्किक गणना (Data Processing) नहीं करता, बल्कि यह काम ALU से करवाता है।

अन्य विकल्पों का विश्लेषण:

ALU: यह केवल गणितीय (+, -, *, /) और तार्किक (AND, OR, NOT) गणनाएँ करता है।
MAR: यह उस मेमोरी लोकेशन का एड्रेस रखता है जहाँ से डेटा पढ़ा या लिखा जाना है।
FPU: यह केवल फ्लोटिंग पॉइंट (दशमलव वाली) गणनाओं को प्रोसेस करता है।

चूँकि "कंट्रोल यूनिट (Control Unit)" विकल्प 1 से 4 में शामिल नहीं है, अतः सही उत्तर विकल्प E (इनमें से कोई नहीं) है।

||Easy Q13||कंप्यूटर की मशीन साइकिल (Machine Cycle) के दौरान सेंट्रल प्रोसेसिंग यूनिट (CPU) द्वारा किसी निर्देश को पूरा करने के लिए अपनाए जाने वाले चार मुख्य चरणों का सही कालानुक्रमिक क्रम क्या है?||डिकोड → फेच → एक्ज़ीक्यूट → स्टोर|फेच → डिकोड → एक्ज़ीक्यूट → स्टोर|फेच → एक्ज़ीक्यूट → डिकोड → स्टोर|स्टोर → फेच → डिकोड → एक्ज़ीक्यूट|इनमें से कोई नहीं||B||

सीपीयू (CPU) द्वारा किसी भी प्रोग्राम के प्रत्येक निर्देश को पूरा करने के लिए जिस चक्र को अपनाया जाता है उसे मशीन साइकिल (Machine Cycle) या इंस्ट्रक्शन साइकिल (Instruction Cycle) कहते हैं। इसके चार चरण निम्नलिखित क्रम में होते हैं:

फेच (Fetch): प्रोग्राम काउंटर से निर्देश का एड्रेस प्राप्त कर मुख्य मेमोरी से निर्देश को सीपीयू के इंस्ट्रक्शन रजिस्टर में लाना।
डिकोड (Decode): कंट्रोल यूनिट द्वारा निर्देश का विश्लेषण करना कि कौन सा ऑपरेशन करना है और किन ऑपरैंड्स की आवश्यकता है।
एक्ज़ीक्यूट (Execute): एरिथमेटिक लॉजिक यूनिट (ALU) या संबंधित हार्डवेयर घटक द्वारा उस निर्देश के अनुसार गणना या क्रिया को संपन्न करना।
स्टोर (Store): निष्पादन के बाद प्राप्त अंतिम या मध्यवर्ती परिणाम को रजिस्टर या मेमोरी में सुरक्षित लिखना।

इनमें से पहले दो चरणों (Fetch + Decode) को इंस्ट्रक्शन टाइम (I-Time) और अंतिम दो चरणों (Execute + Store) को एक्ज़ीक्यूशन टाइम (E-Time) कहा जाता है।

अतः विकल्प B सही उत्तर है।

||Moderate Q14||कंप्यूटर के आंतरिक घटकों को जोड़ने वाली 'सिस्टम बस' (System Bus) के वर्गीकरण के संदर्भ में निम्नलिखित में से कौन-सा कथन असत्य है?||एड्रेस बस (Address Bus) एकदिशीय (Unidirectional) होती है, जो केवल सीपीयू से मेमोरी या आई/ओ पोर्ट्स की ओर एड्रेस संकेत ले जाती है।|डेटा बस (Data Bus) द्विदिशीय (Bidirectional) होती है, जिससे सीपीयू मेमोरी से डेटा पढ़ (Read) और लिख (Write) दोनों सकता है।|एड्रेस बस की चौड़ाई (Bus Width) यह निर्धारित करती है कि सीपीयू सीधे तौर पर कितनी अधिकतम मेमोरी लोकेशंस को एड्रेस (RAM Capacity) कर सकता है।|कंट्रोल बस (Control Bus) केवल एकदिशीय (Unidirectional) होती है और यह केवल सीपीयू से बाहर की ओर ही सिग्नल भेजती है।|इनमें से कोई नहीं||D||

सिस्टम बस (System Bus) मुख्य रूप से तीन प्रकार की समानांतर तारों के समूह से बनी होती है:

कथन 1, 2 और 3 सत्य हैं:
- एड्रेस बस एकदिशीय (Unidirectional) होती है। उदाहरण के लिए, यदि एड्रेस बस 32-बिट चौड़ी है, तो सीपीयू 2³² यानी 4 GB मेमोरी लोकेशंस को सीधे एड्रेस कर सकता है।
- डेटा बस द्विदिशीय (Bidirectional) होती है क्योंकि डेटा सीपीयू और मेमोरी/उपकरणों के बीच दोनों दिशाओं में प्रवाहित होता है।
कथन 4 असत्य है: कंट्रोल बस (Control Bus) पूरी तरह से केवल एकदिशीय नहीं होती, बल्कि यह द्विदिशीय (Bidirectional) प्रकृति की होती है। जहाँ एक ओर सीपीयू विभिन्न घटकों को कमांड सिग्नल (जैसे Memory Read/Write) भेजता है, वहीं दूसरी ओर परिधीय घटक भी सीपीयू को स्टेटस सिग्नल या इंटरप्ट सिग्नल (Interrupt Signals / ACK) वापस भेजते हैं।

अतः असत्य कथन विकल्प D है।

||Hard Q15||डेटा प्रसंस्करण चक्र (Data Processing Cycle) के दौरान, कच्चे डेटा (Raw Data) में मौजूद त्रुटियों, असंगतियों, डुप्लिकेट रिकॉर्ड्स और अनुपलब्ध मानों (Missing Values) को ठीक करके उसे विश्लेषण योग्य बनाने की प्रक्रिया को क्या कहा जाता है?||डेटा माइनिंग (Data Mining)|डेटा रैंगलिंग या डेटा क्लीनिंग (Data Wrangling / Cleaning)|डेटा कम्प्रेशन (Data Compression)|डेटा एब्स्ट्रैक्शन (Data Abstraction)|इनमें से कोई नहीं||B||

डेटा प्रोसेसिंग चक्र के दौरान कच्चे डेटा को उपयोगी सूचना में बदलने से पहले शुद्ध करना अनिवार्य होता है।

डेटा रैंगलिंग या डेटा क्लीनिंग (Data Wrangling / Cleaning): इस प्रक्रिया में गंदे या अव्यवस्थित डेटा (Unclean Data) में से अशुद्धियों, डुप्लिकेट एंट्रीज़, और खाली स्थानों (Null Values) को हटाकर या भरकर उसे संरचित और विश्लेषण के लिए उपयुक्त बनाया जाता है।
डेटा माइनिंग (Data Mining): यह बड़े डेटासेट (Big Data) में से छिपे हुए पैटर्न, रुझान और संबंधों को खोजने की प्रक्रिया है।
डेटा कम्प्रेशन (Data Compression): यह डेटा के आकार (File Size) को घटाने की तकनीक है ताकि स्टोरेज स्थान कम लगे।
डेटा एब्स्ट्रैक्शन (Data Abstraction): यह केवल आवश्यक जानकारी दिखाकर पृष्ठभूमि की जटिलता को छिपाने का सिद्धांत है।

अतः विकल्प B सही उत्तर है。

||Easy

Q1||In Computer Architecture, what is that special register called which holds the memory address of the next instruction to be executed?||Instruction Register|Program Counter|Memory Data Register|Accumulator|None of these||B||||Moderate Q2||In digital Data Processing, what will be the 2's Complement value of the negative decimal number -5 using 8-bit Representation?||11111011|11111010|00000101|11111100|None of these||A||||Moderate Q3||During data and information processing by a computer, if incorrect or invalid data is entered as input, the output received is also invalid. What is this principle called in technical terminology?||First In First Out|Last In First Out|Serial Input Parallel Output|Direct Data Processing|None of these||E||||Easy Q4||Which of the following is the main cause of the famous "Von Neumann Bottleneck" in Computer Architecture?||The Arithmetic Logic Unit (ALU) and Control Unit in the CPU being unable to work simultaneously.|Having a single Shared Bus for the exchange of data and instructions between the CPU and main memory.|The Instruction Decoder taking excessive time to decode complex instructions.|The speed of Primary Memory being higher than the speed of Registers.|None of these||B||||Hard Q5||How many bits of Code Representation does the 'ISCII' standard, developed by the Bureau of Indian Standards (BIS) to encode characters and scripts of Indian languages in computer systems, use?||7-bit|8-bit|16-bit|32-bit|None of these||B||||Moderate Q6||In computer hardware, in which unit is the Clock Speed of the internal clock of a Central Processing Unit (CPU), which represents the number of pulse cycles per second, usually measured?||Bits per second|FLOPS|Nanoseconds|Bytes per second|None of these||E||||Easy Q7||Consider the following statements regarding the characteristics of 'RISC' (Reduced Instruction Set Computer) Architecture:

In this, the instruction set is small, simple, and streamlined, so that most instructions are executed in a single clock cycle.
In this, complex and a large number of Addressing Modes are available.
In this, the number of General Purpose Registers is high and a Hardwired Control Unit is used.

Which of the above statement(s) is/are true?||Only I and II|Only II and III|Only I and III|I, II, and III|None of these||C||||Hard Q8||During the 'Pipelining' technique used to increase the efficiency of the Central Processing Unit (CPU), due to which of the following reasons does a 'Data Hazard' situation arise?||When two or more instructions want to use the same physical hardware resource simultaneously.|When an instruction depends on data that has not yet been processed or updated by an immediately preceding instruction.|When the order of instructions suddenly changes due to Branch or Jump instructions in the program.|When the internal Clock Frequency of the CPU suddenly decreases.|None of these||B||||Hard Q9||In computer architecture and data processing, how many total bits are used in the standard 'IEEE 754 Single Precision' format used to represent Floating Point Numbers, and what is their internal division?||32 Bits (1 bit Sign, 8 bits Exponent, 23 bits Mantissa)|64 Bits (1 bit Sign, 11 bits Exponent, 52 bits Mantissa)|16 Bits (1 bit Sign, 5 bits Exponent, 10 bits Mantissa)|128 Bits (1 bit Sign, 15 bits Exponent, 112 bits Mantissa)|None of these||A||||Moderate Q10||In the context of 'PCIe' (Peripheral Component Interconnect Express) architecture used for data communication between various high-speed components on a modern computer motherboard, what does the term 'PCIe x16' represent?||The clock frequency of this bus is 16 times higher than the original bus.|It can transfer only 16 bytes of data at a time.|It has 16 dedicated point-to-point signaling lanes (Direct Lanes) for data exchange.|It can connect 16 different devices on the motherboard simultaneously.|None of these||C||||Moderate Q11||What is the maximum number of unique characters that can be coded by the standard 7-bit 'ASCII' (American Standard Code for Information Interchange) encoding system used in data representation?||128 Characters|256 Characters|64 Characters|512 Characters|None of these||A||||Moderate Q12||What is the primary component within the Central Processing Unit (CPU) that directs and coordinates all computer operations, decodes instructions, and sends timing signals to other components?||Arithmetic Logic Unit (ALU)|Memory Address Register (MAR)|Floating Point Unit (FPU)|Shift Register|None of these||E||||Easy Q13||What is the correct chronological sequence of the four main steps followed by the Central Processing Unit (CPU) to complete an instruction during the Machine Cycle of a computer?||Decode → Fetch → Execute → Store|Fetch → Decode → Execute → Store|Fetch → Execute → Decode → Store|Store → Fetch → Decode → Execute|None of these||B||||Moderate Q14||Which of the following statements is FALSE regarding the classification of the 'System Bus' connecting the internal components of a computer?||Address Bus is Unidirectional, carrying address signals only from the CPU to memory or I/O ports.|Data Bus is Bidirectional, allowing the CPU to both Read and Write data from/to memory.|The width of the Address Bus determines the maximum memory locations (RAM capacity) that the CPU can directly address.|Control Bus is strictly Unidirectional, sending signals only outward from the CPU.|None of these||D||||Hard Q15||During the Data Processing Cycle, what is the process of fixing errors, inconsistencies, duplicate records, and missing values in Raw Data to make it fit for analysis called?||Data Mining|Data Wrangling / Cleaning|Data Compression|Data Abstraction|None of these||B||||Easy

UPSSSC Lower PCS 2026

Computer Questions Practice Set (Topic Wise)

Practice Set - 02

Correct 0 Incorrect 0 Remaining 0 Marked 0

निष्कर्ष (Conclusion)

हमें उम्मीद है कि UPSSSC Lower PCS के लिए तैयार किया गया यह कंप्यूटर प्रैक्टिस सेट (Computer Practice Set) आपकी परीक्षा की तैयारी (exam preparation) में एक महत्वपूर्ण भूमिका निभाएगा। प्रश्नों को हल करने के बाद, विस्तृत व्याख्या (detailed explanations) को पढ़ना न भूलें, क्योंकि असली कॉन्सेप्ट्स वहीं छिपे हैं। अपना स्कोर (score) और किसी भी प्रश्न से जुड़ा डाउट (doubt) नीचे कमेंट सेक्शन (comment section) में अथवा Telegram Group में जरूर शेयर करें।

ऐसी ही बेहतरीन अध्ययन सामग्री (MCQ, Notes, PDF, Mock Test, Practice Sets) और हमारे नए पोस्ट्स के लिंक तुरंत पाने के लिए हमारे टेलीग्राम चैनल से जरूर जुड़ें। RojgarBytes हमेशा आपकी सफलता के सफर में आपके साथ है। निरंतर अभ्यास करते रहें और अपने लक्ष्य की ओर बढ़ते रहें!

Thanks for Reading! / पढ़ने के लिए धन्यवाद! 🙏

सरकारी परीक्षाओं की तैयारी कर रहे हैं?
हमारे ब्लॉग पर पाएं Best Computer Notes, PYQs, Mock Tests और Quizzes बिल्कुल फ्री।

SSC • UPSSSC • Railway • Banking • Police Exams

UPSSSC Lower PCS Computer Practice Set - 02: PYQ आधारित प्रश्न (Bilingual)

UPSSSC Lower PCS 2026

Computer Questions Practice Set (Topic Wise)

निष्कर्ष (Conclusion)

एक टिप्पणी भेजें

संपर्क फ़ॉर्म

Telegram Channel

WhatsApp Channel

UPSSSC Lower PCS Computer Practice Set - 02: PYQ आधारित प्रश्न (Bilingual)

UPSSSC Lower PCS 2026

Computer Questions Practice Set (Topic Wise)

Practice Completed

Generating report

Performance Report

निष्कर्ष (Conclusion)

एक टिप्पणी भेजें

संपर्क फ़ॉर्म

Telegram Channel

WhatsApp Channel